评估封装可行性，为产品设计提供有竞争力的封装规划，从封装设计角杜着化die pad设计和ball map设计；

参加实现芯片产品的封装设计工作，蕴含封装选型、打线图设计、基板设计、表形设计等；

协同封装厂和基板厂供给商，从设计角度解决封装工艺和基板造作上的问题；

相识封装工艺和基板造作工艺，基板厂和封装厂选型。

凭据设计文档或需要注明实现代码编写、调试、测试和守护；

解决开发中的技术问题，参加实现Linux内核移植及内核法式的编写；

常用总线和有关接口通讯设计，熟悉I2C/SPI/NAND/USB/DDR/MIPI等和谈；

对ARM处置器和DSP处置器有深刻的理解；

实现说明书、调试文件等技术资料的编写。

参加实现芯片的物理实现，蕴含平面图、电源打算、布局布线、CTS；

参加实现整芯片和？榈陌词鼻┖撕臀锢硌橹；

与前端团队和DFT团队亲昵合作实现拥有挑战性的设计。

参加实现大规模SoC的DFT设计，蕴含STUCK-AT,AT-SPEED,JTAG,MBIST以及IP的DFT插入；

参加实现ATE测试TEST PATTERN的天生、仿真和DEBUG；

参加实现后端设计过程中与测试有关逻辑的时序收敛；

参加实现守护WT/FT使用的测试向量。

参加实现数字前端设计和验证，参加实现进行RTL代码编写、仿真验证、综合、时序分析、可测性设计；

参加实现芯片项目中数字前端设计开发工作，蕴含RTL设计验证、大局验证、RTL综合、时序验证等工作，实现芯片职能、机能要求；

纯熟使用数字IC设计的EDA工具，蕴含仿真、综合、时序分析等；

共同后端工程师实现布局布线，领导设计测试规划，并协助对芯片样片进行测试评估，参加实现有关技术文档编写。

微电子、电子及有关专业，熟悉VERILOG、SYSTEM-VERILOG;

相识前端开发流程，有有关项目实习经验更佳；

把握剧本说话(PYTHON、PERL、TCL)更佳。

参加实现IO和ESD设计；

参加实现电路设计与验证、DK天生和测试打算；

协助疆域工程师实现物理实现，协助FAE解决客户的利用问题。

各类工艺节点的高速和超高速电路开发设计，重要蕴含：？榧督：脱橹，电路设计级仿真验证，数；旌戏抡嫜橹，回片调试验证，设计文档等；

具备肯定的仿照电路基；

有以下有关经验优先：高速时钟设计、时钟和数据复原电路设计、高速仿照前端设计、高速驱动器设计、自适应算法设计、DFE设计、全定造高速数字电路设计、高速ADC/DAC设计经验等；

系统进建过《仿照CMOS集成电路设计》及有有关项目经验的优先；

要求微电子、电路系统有关专业硕士及以上学历。

参加仿照IP(ADC/DAC,LDO/DCDC,POR,BOR,IO等)的开发与实现；

参加实现仿照电路微结构的设计、实现以及验证；

与 Layout 工程师合作实现物理设计；

协助芯片的？榧逗拖低臣堆橹，参加芯片的 BRING UP 和尝试室测试；

系统进建过《仿照CMOS集成电路设计》及有有关项目经验的优先；

要求有关专业硕士及以上学历。