公海彩船6600

新闻中心
公海彩船6600资讯
公海彩船6600(中国游)官方网站
公海彩船6600半导体推出xSPI/Hyperbus™/Xcella™节造器和PHY整体解决规划
颁布日期: 2022-08-05 接见量:12789

中国上海—2022年8月5日——一站式定造芯片及IP供给商——公海彩船6600半导体日前颁发推出xSPI/HyperbusTM/XcellaTM存储器(闪存、PSRAM、MRAM 等)的节造器和PHY解决规划,合用于客造化SoC。该解决规划选取了兆易创新、爱普科技、赛普拉斯(英飞凌)、美光、旺宏电子等memory厂商的存储器进行验证,能够支持客户在分歧领域更快地开发机能更优异的产品。

 

由JEDEC在2018年7月核准的eXpanded串行表设接口(xSPI)JESD251尺度,界说了一种用于存储器的高数据吞吐量串行接口。它提供高数据吞吐量、低引脚数,重要利用于推算、汽车、物联网(IOT)、嵌入式系统和移动系统的主机处置和表围设备之间。xSPI电气接口可提供高达400MT/s 的原始数据吞吐量,重要用于非易失性存储设备,例如NOR闪存,NAND闪存,大量内存供给商也将其用于PSRAM(伪SRAM)或MRAM(磁性RAM)。它能够基于每比特的更高数据速度或更宽的数据位宽扩大,来提高整体数据吞吐率,达到800MT/s。

 

公海彩船6600半导体此刻可以为高级存储器以及传统Octal SPI、QSPI和SPI器件提供xSPI节造器和 PHY的整体解决规划。我们选取自动流量节造技术来实现整个数据通路,最大限度地降低了FIFO/SRAM的使用,缩幼了面积。此表,我们还选取了另一种创新架构的反馈采样技术,以提高没有DS的数据速度,在没有DS的8D模式下实现最大400MT/s。

此解决规划拥有以下特点:

?   支持使用SPI和谈的Flash、PSRAM和MRAM

?   支持单/双/四/八SDR/DTR (DDR) SPI

?   支持xSPI/HyperbusTM/XcellaTM规范

?   支持xSPI profile1和profile2 (HyperbusTM)

?   支持XIP (eXecute-In-Place) 急剧启动

?   支持AXI突发型INCR/WRAP和固定(单拍)

?   支持AXI数据宽度 32/64/128…位

?   支持AXI字节选通宽度 4/8/16...位

?   支持AXI最大突发长度256

?   支持AXI 超前(outstanding)号令,可配置的超前(outstanding)能力

?   最多支持4个片选

?   支持3字节或4字节地址

?   支持单端或差分时钟

?   支持带/不带DS,不带DS也能达到最高速度400MT/s

?   三个时钟域:APB、AXI、xSPI 时钟

?   xSPI时钟最大频率200Mhz

?   全数字PHY、1x时钟、幼面积、无需过采样

?   最大数据速度400MT/s (DDR, DTR) 或200MT/s (SDR)

?   支持通过APB寄放器接口的肆意号令(读取SFDP、擦除等)

?   可编程读/写号令代码

?   支持2x空周期(2倍耽搁的空周期)

注:HyperbusTM是赛普拉斯(英飞凌)的商标,XcellaTM是美光的商标。

 

“工业物联网、汽车和边缘AI利用对高吞吐量和低引脚数的需要不休增长,xSPI存储器的出现能够满足这种要求,” 公海彩船6600半导体工程副总裁刘亚东暗示,“公海彩船6600半导体将DDR技术扩大到xSPI,选取自动流量节造和反馈采样技术等创新技术来达到幼面积和高速度,能够在客造化SoC中提供xSPI内存节造器的整体解决规划。”

 

关于公海彩船6600半导体

公海彩船6600半导体是一家提供一站式定造芯片及IP的高新技术企业,为客户提供从芯片架构设计到芯片制品的一站式服务,致力于为客户提供高价值、差距化的解决规划。

公海彩船6600半导体的“YOU”系列IP和YouSiP(Silicon-Platform)解决规划,经过齐全的流片测试验证。其中YouSiP规划可以为系统公司、无厂半导体公司提供原型设计参考,从而急剧赢得市场。

公海彩船6600半导体成立于2008年,总部位于中国上海,为客户提供全方位的优质服务。

【网站地图】